1、假如規(guī)劃的電路體系中包括FPGA器件，則在制作原理圖前必需運用Quartus II軟件對管腳分配進行驗證。(FPGA中某些特別的管腳是不能用作一般IO的)。 

2、4層板從上到下依次為：信號平面層、地、電源、信號平面層;6層板從上到下依次為：信號平面層、地、信號內電層、信號內電層、電源、信號平面層。6層以上板(優(yōu)點是：防攪擾輻射)，優(yōu)先挑選內電層走線，走不開挑選平面層，禁止從地或電源層走線(原因：會切割電源層，發(fā)生寄生效應)。 

3、多電源體系的布線：如FPGA+DSP體系做6層板，一般至少會有3.3V+1.2V+1.8V+5V。 

3.3V一般是主電源，直接鋪電源層，經過過孔很簡單布通全局電源網絡； 

5V一般可能是電源輸入，只需要在一小塊區(qū)域內鋪銅。且盡量粗(你問我該多粗——能多粗就多粗，越粗越好)；

1.2V和1.8V是內核電源(假如直接選用線連的辦法會在面對BGA器件時遇到很大困難)，布局時盡量將1.2V與1.8V分隔，并讓1.2V或1.8V內相連的元件布局在緊湊的區(qū)域，運用銅皮的辦法銜接，

總歸，由于電源網絡遍布整個FPC，假如選用走線的辦法會很復雜而且會繞很遠，運用鋪銅皮的辦法是一種很好的挑選! 

4、鄰層之間走線選用穿插辦法：既可削減并行導線之間的電磁攪擾(高中學的哦)，又方便走線。 

5、模仿數字要隔離，怎樣個隔離法?布局時將用于模仿信號的器件與數字信號的器件分隔，然后從AD芯片中間一刀切! 

模仿信號鋪模仿地，模仿地/模仿電源與數字電源經過電感/磁珠單點銜接。 

6、根據FPC規(guī)劃軟件的FPC規(guī)劃也可看做是一種軟件開發(fā)過程，軟件工程注重“迭代開發(fā)”的思維，我覺得FPC規(guī)劃中也能夠引進該思維，削減FPC過錯的概率。 

(1) 原理圖查看，尤其注意器件的電源和地(電源和地是體系的血脈，不能有一點點忽略)； 

(2) FPC封裝制作(承認原理圖中的管腳是否有誤)； 

(3) FPC封裝尺度逐一承認后，添加驗證標簽，添加到本次規(guī)劃封裝庫； 

(4) 導入網表，邊布局邊調整原理圖中信號次序(布局后不能再運用OrCAD的元件自動編號功用)； 

(5) 手工布線(邊布邊查看電源地網絡，前面說過：電源網絡運用鋪銅辦法，所以少用走線)； 

總歸，FPC規(guī)劃中的指導思維便是邊制作封裝布局布線邊反饋修正原理圖(從信號銜接的正確性、信號走線的方便性考慮)。 

7、晶振離芯片盡量近，且晶振下盡量不走線，鋪地網絡銅皮。多處運用的時鐘運用樹形時鐘樹辦法布線。 

8、銜接器上信號的排布對布線的難易程度影響較大，因而要邊布線邊調整原理圖上的信號(但千萬不能重新對元器件編號)。